

Asistente Educativo Inteligente Basado en ESP32 e I.A para la Respuesta de Consultas

Asignatura: Sistemas Digitales y Arquitectura de Computadoras

Docente: Ing. Villafuerte

Sección: A

INTEGRANTES EQUIPO 1:

- Agüero Cangalaya Mijail Andre
- Casachahua Peña José Antonio
- Ccorahua Quispe Sthif
- Coronado Ghiorzo Alejandro



INTRODUCCIÓN

INTRODUCCIÓN

Asistente educativo "manos libres" basado en ESP32 que democratiza el acceso a la IA mediante voz. Su arquitectura de bajo nivel asegura el procesamiento concurrente de audio y red en tiempo real.

Accesibilidad Inclusiva (HMI)

Elimina la dependencia de interfaces de texto (teclados/pantallas), permitiendo consultas naturales en laboratorios y asistiendo a estudiantes con limitaciones motrices o visuales.

Procesamiento a Bajo Nivel

Emplea el control directo de periféricos (I2S y DMA) sobre un microcontrolador de 32 bits, evitando los cuellos de botella de la ALU al procesar audio digital continuo.

Integración Asíncrona con IA

Orquesta la pila TCP/IP en el segundo núcleo del chip para transaccionar datos cifrados con Modelos de Lenguaje Grande (LLMs), sintetizando respuestas educativas con baja latencia.

MAQUINAS DE ESTADO DEL FIRMWARE

Máquina de Estados y Diagrama de Flujo

El firmware se estructura mediante una Máquina de Estados Finitos (FSM) no bloqueante impulsada por eventos, garantizando respuestas deterministas. Esto evita el uso de bucles de espera y permite que la CPU atienda procesos concurrentes sin sufrir inanición.

Transiciones por eventos

El sistema cambia de estado (ej. de IDLE a RECORDING) basado en interrupciones físicas, eliminando el ineficiente polling



Separación lógica

Fragmenta el ciclo de vida en estados dedicados y mutuamente excluyentes (Vigilancia, Captura, Red y Síntesis).

Estabilidad concurrente

Mantiene la conexión TCP/IP activa en segundo plano, evitando que el procesamiento de audio local tumba la red.

DIAGRAMA DE FLUJO DE LA LÓGICA DE CONTROL



MAPA DE MEMORIA Y ORGANIZACIÓN DE DATOS

Mapa de Memoria y Organización

El ESP32 utiliza una arquitectura Harvard modificada que separa los buses de instrucciones y datos para evitar cuellos de botella. La gestión del Heap es crítica, requiriendo la reserva de bloques físicos estrictamente contiguos en la memoria RAM.

IRAM (Instruction RAM)

Aloja las Rutinas de Interrupción (ISR) críticas para asegurar una ejecución prioritaria en cero estados de espera.


DRAM (Data RAM)

Gestiona el Heap dinámico, bloqueando segmentos físicos contiguos exclusivamente para el funcionamiento del DMA.

Flash Externa

Almacena el binario del firmware estático y los certificados de seguridad SSL, protegiendo el código base del sistema.

Tipo de Memoria	Capacidad	Función Arquitectónica en el Proyecto
Flash SPI (Externa)	4 MB a 16 MB	Almacena el código binario compilado (firmware estático), certificados SSL de la red y rutinas de inicialización lentas.
IRAM (Instruction RAM)	192 KB	Caché interna de cero estados de espera. El firmware copia aquí las Rutinas de Interrupción (ISR) del I2S durante el arranque para garantizar que la CPU atienda el audio en nanosegundos.
DRAM (Data RAM)	328 KB	Memoria de trabajo. Alberga el segmento .bss (variables globales) y el Heap. Aquí se reservan forzosamente bloques contiguos de memoria para los descriptores DMA del audio.
RTC Memory	16 KB	Memoria aislada que sobrevive a reinicios (Deep Sleep). Se usará para guardar contadores de uso del asistente y credenciales Wi-Fi sin desgastar la Flash.



INTERFACES DE COMUNICACIÓN

Interfaces de Comunicación y Bajo Nivel

Las comunicaciones se gestionan manipulando los registros físicos del microcontrolador en lugar de depender de abstracciones de software. El bus acústico y la pila de red operan en núcleos distintos, maximizando la eficiencia del SoC dual-core.

Registro I2S


Interfaz de audio configurada a nivel de hardware para derivar un reloj maestro (BCLK) exacto de 1.024 MHz.


Pila LwIP

Gestión asíncrona de sockets TCP/IP delegada al Core 0, encapsulando la criptografía sin interrumpir el audio.

Matriz GPIO:

Ruteo lógico y directo de señales internas del silicio hacia los pines físicos del micrófono y el amplificador.





CODIGO FUENTE Y CONFIGURACIÓN DMA

CÓDIGO FUENTE

El diseño refleja un control arquitectónico estricto sobre el Acceso Directo a Memoria (DMA) y el Controlador de Interrupciones. Esto permite al hardware enrutar eléctricamente la voz desde el pin a la RAM sin intervención de la ALU.

Prioridad de Interrupción


Uso del flag `ESP_INTR_FLAG_LEVEL1` para otorgar máxima jerarquía en el procesador a la captura de voz.

Descriptores DMA

Asignación de listas enlazadas que fragmentan el flujo de datos en 8 buffers circulares autónomos de 1024 bytes.

Reserva estricta

La función `MALLOC_CAP_DMA` exige al sistema operativo memoria física libre de fragmentación para evitar Kernel Panics.



MUCHAS

GRACIAS